早在2019年6月，PCIe 6.0標準開始制定，在兩年4個月過去后的今天，PCI-SIG組織宣布，已簽發v0.9版本草案，距離轉正只差最后一步，
PCI-SIG總裁Al Yanes表示，v1.0正本預計今年底或者明年初公布，
正本公布后12~18個月內，將見到PCIe 6.0應用實例出現，
PCIe 6.0的主要特性：
－ 傳輸數據率最高64GT/s，x16帶寬（雙向）可達256GB/s，兩倍于PCIe 5.0
－ PAM4脈沖幅度調制
－ 低延遲前向糾錯(FEC)和更多相關機制，改進帶寬效率
－ 基于劉控制單元(FLIT)的編碼
－ 向下兼容所有舊版本PCIe
對比之下，2003年，PCIe 1.0簽署時，傳輸數據率只有2.5GT/s，x16單向帶寬只有4GB/s，
不過，Intel、NVIDIA、AMD三家對PCIe 6.0產品仍就諱莫如深，Intel目前只承諾Alder Lake、Sapphire Rapids和Ponte Vecchio支持PCIe 5.0，NVIDIA方面時BlueField-3 DPU支持PCIe 5.0，AMD還沒有PCIe 5.0產品對外公布，
