半導體行業正在全速前進以開發高數值孔徑（high-NA ）EUV，但開發下一代光刻系統和相關基礎設施仍然是一項艱巨而昂貴的任務，
一段時間以來，ASML 一直在開發其高數值孔徑 (high-NA) EUV光刻機——當今基于 0.33 數值孔徑透鏡的 EUV 光刻系統的后續產品，
ASML 新的高數值孔徑 EUV 系統涉及一種全新的工具，具有 0.55 數值孔徑的鏡頭，分辨率為 8 納米，而現有工具的分辨率為 13 納米。分析師表示，0.55 NA 的EUV 工具的目標是 2023 年的 3nm，但我們認為該設備不太可能在 2025 年之前投入生產，
據 KeyBanc 稱，一臺High NA 光刻機的成本預計為 3.186 億美元，而今天的 EUV 系統則為 1.534 億美元，但事實上，光刻系統的總成本可能會更高，因為我們需要其他新設備、新光掩模和不同的光刻膠來實現高數值孔徑 EUV，各種供應商都在研究這些技術，但在這一點上仍然存在一些差距，
光刻設備用于對芯片上的微小特征進行圖案化，使芯片制造商能夠在高級節點上開發更小、更快的設備，并將更多的特征封裝到單個芯片或封裝中。
直到 2018 年，芯片制造商都使用傳統的光學光刻掃描儀在前沿芯片上對特征進行圖案化。但在先進的節點上，光刻的圖案化過程變得過于復雜，這就帶來了對 EUV的需求，但這還遠遠不夠。
ASML使用13.5nm 波長的 0.33 NA EUV 光刻機正被三星和臺積電用于生產 7nm 和 5nm 芯片，英特爾也為先進的芯片生產加入了 ASML 的 EUV 設備，三星和 SK 海力士正在使用 EUV 進行 DRAM 生產，
芯片制造商將長期使用今天的 EUV，但在某些時候——例如在 3nm 節點之外的某個節點，使用現有的 EUV 對未來的芯片進行圖案化將變得更為困難。這就是High NA 設備適合的地方。
首先，英特爾認為該技術至關重要，并宣布計劃安裝 ASML 的第一臺 0.55 High NA EUV 光刻機。
英特爾高級副總裁兼技術開發部總經理 Ann Kelleher 表示：“這將帶來大量的學習，但也將使我們能夠繼續向最小的幾何結構發展。”
三星和臺積電也將購買高數值孔徑工具。但是向High NA EUV的過渡涉及各種新的和移動的部件。“High NA重用了 0.33 NA EUV 的大量知識，”Cowen 的分析師 Krish Sankar 說，“EUV 的引入對光刻膠來說更具挑戰性，向High NA 的遷移也更具進化性，光刻膠的性能將不斷提高，以滿足未來節點的成像要求，高數值孔徑的光學元件是新的，但它們仍然是反射光學元件，”
為什么是High NA？
在晶圓廠中，芯片制造商利用光刻和其他設備來生產芯片。使用在設計階段生成的文件格式，光掩模設備創建一個掩模。掩膜是給定芯片設計的主模板，最終被運送到晶圓廠。從那里，硅片被插入到涂布機/顯影劑系統中，該系統將一種稱為光刻膠的光敏材料倒在硅片上。
然后，將掩模和硅片插入光刻掃描儀中，在操作中，掃描儀產生光，該光通過系統中的一組投影光學器件和掩模傳輸，光擊中光刻膠，在硅片上形成圖案。
多年來，芯片制造商使用基于193nm 波長的光刻工具來圖案化高級芯片功能，通過各種技術，芯片制造商將 193 納米光刻技術擴展到 7 納米，但是在 5nm 時，使用這些技術太復雜了，
“列印 50nm、40nm 或 30nm 特征對于 193nm 光刻來說是一項固有的艱巨任務，” D2S首席執行官 Aki Fujimura 說，“在 13.5 納米波長下使用 EUV 應該會更容易、更可行，”
2018 年，三星和臺積電引入了 ASML 的 0.33 NA EUV 掃描儀，用于制造 7nm 芯片，最近是 5nm，ASML 的 EUV 掃描儀支持 13 納米分辨率，吞吐量為每小時 135 至 145 個晶圓 (wph)。
但 EUV 并不完美，該過程有時會導致不必要的變化和缺陷，系統正常運行時間也是一個問題。
盡管如此，在 7 納米，芯片制造商正在使用 EUV 來圖案化芯片特征，間距從 40 納米開始。供應商正在使用基于 EUV 的單一圖案化方法，這個想法是將芯片特征放在一個掩模上，然后使用單次光刻曝光將它們列印在晶圓上。
芯片制造商希望盡可能擴展 EUV 單一圖案。EUV 單次構圖在 32nm 到 30nm 間距達到極限，代表 5nm 節點左右。
在這些間距及以上，大致在 3nm 節點，芯片制造商需要尋找新的選擇，即 EUV 雙圖案，在雙重圖案化中，您將芯片特征分割在兩個掩模上并將它們列印在晶圓上，這既復雜又昂貴，但這也是晶圓廠通過 193nm 光刻技術掌握的東西，
有些人可能希望完全避免 EUV 雙重圖案，“現在我們正在接近 0.33 NA EUV 單次曝光的極限，為此我們正在考慮High NA EUV，”來自TEL的工藝工程師 Arnaud Dauendorffer在最近的 SPIE 光掩模技術 + EUV 會議上的演講中說，
為了避免 EUV 雙重圖案化，芯片制造商正在推動 3nm 及以上的高數值孔徑 EUV，High-NA EUV 有望實現更簡單的單圖案方法。
“該工具提供了更高的分辨率，這意味著您可以使用它列印更多功能，航拍圖像對比度可實現更好的局部 CD 均勻性，”ASML 系統工程總監 Jan van Schoot 在會議上的演講中說。
ASML 的第一個高數值孔徑 EUV 系統 EXE:5000，具有 8nm 分辨率和 150 wph 的吞吐量，客戶出貨時間定于 2023 年。然后，在 2024 年底，ASML 將出貨新版本 EXE:5200，其吞吐量為 220 wph，
High-NA EUV 的工作原理類似于當今的 EUV 光刻，但存在一些關鍵差異，與傳統鏡頭不同，高數值孔徑工具包含一個變形鏡頭，支持一個方向放大 8 倍，另一個方向放大 4 倍。所以字段大小減少了一半。在某些情況下，芯片制造商會在兩個掩模上加工一個芯片。然后將掩模縫合在一起并印刷在晶圓上，這是一個復雜的過程。
新掩模
High-NA EUV 還需要新的光掩模類型。EUV 和傳統的光學掩模是不同的。光學掩模由玻璃基板上的不透明鉻層組成，這使得它們可以透光。
有多種類型的光學掩模，例如二元掩模和相移掩模 (PSM)。
在二元掩模中，鉻在選定的位置被蝕刻，從而暴露出玻璃基板，鉻材料在其他地方沒有蝕刻，在操作中，光線照射到掩模上并穿過帶有玻璃的區域，從而暴露出硅片。光不會穿過鍍鉻區域。
今天也使用 PSM。“PSM 有很多種，但它們的工作原理是使用相位來抵消不需要的光，從而產生對比度更高的圖像，”Fractilia 的 CTO Chris Mack 說，
今天的 EUV 掩模是二元和反射的，EUV 掩模和/或坯料由 40 到 50 層硅和鉬交替薄層組成，位于基板上，這帶來了 250 納米到 350 納米厚的多層堆疊。在堆棧上，有一個基于釕的覆蓋層，然后是一個基于鉭材料的吸收器。
在掩模生產中，第一步是創建基板或掩模坯。由掩模坯料供應商制造，坯料用作掩模的基本結構，
為了制造 EUV 掩模坯料，供應商將交替的硅和鉬層沉積到基板上。使用光化和光學檢查設備檢查掩模坯料的缺陷。
Lasertec 銷售用于 EUV 掩模坯料的光化坯料檢測 (ABI) 系統。ABI 工具使用 13.5 納米波長，具有 1 納米（高度）x 40 納米（寬度）的靈敏度，缺陷定位精度為 20 納米。
面向高數值孔徑 EUV，Lasertec 正在開發一種具有 1nm x 30nm 靈敏度的新 ABI 系統。“我們的目標是 10nm 的缺陷位置，”Lasertec USA 總裁 Masashi Sunako 在會議上的演講中說。
最重要的是，該行業正在開發用于 3nm 及以上的新 EUV 掩模類型。在今天的 EUV 掩膜中，吸收體是一種類似 3D 的特征，突出在面罩頂部，在操作中，EUV 光以 6° 的角度照射掩模，反射可能會在硅片上引起陰影效應或光掩模引起的成像像差。此問題稱為遮罩 3D 效果，會導致不必要的圖案放置偏移，
為了減輕這些影響，EUV 掩模需要更薄的吸收劑。在現有的 EUV 掩模中，鉭吸收劑的厚度為 60 納米，它可以做得更薄，但限制在50nm，這并不能解決掩膜效應，作為回應，業界正在開發幾種新的 EUV 掩模類型，例如 2D、無吸收體、高 k、非反射和 PSM。
EUV PSM 似乎具有最大的動力，該技術解決了遮罩 3D 效果，同時還通過更好的對比度提高了圖像質量。
但是 EUV PSM 可能需要不同的材料。
在 SPIE Photomask/EUV 會議上的演講中，漢陽大學部的研究人員描述了一種相移 EUV 掩模，它由基板上的釕和硅交替層組成。釕覆蓋層位于多層結構的頂部，然后是鉭-硼蝕刻停止層，以及作為相移材料的釕合金。
在一篇論文中，Hoya 開發了各種衰減相移型吸收器并評估了其性能。“PSM 期望帶來成像增益，”來自 Hoya 的 Ikuya Fukasawa 在一次演講中說，“但為了開發 EUV PSM 坯料，我們必須滿足很多要求。吸收材料必須具有小的粗糙度和高的抗掩模清潔的耐久性，當然，吸收體必須在掩模工藝中蝕刻，”
與 EUV PSM 一樣，High k 掩模也在研發中。High k EUV 掩膜類似于今天的 EUV 掩膜。該行業正在探索鎳等其他材料，而不是鉭吸收器，更薄的鎳吸收劑可以減輕掩模效應，但這種材料很難使用。
與此同時，初創公司 Astrileux 最近描述了一種使用釕材料的新型非反射 EUV 掩模，Astrileux 首席執行官 Supriya Jaiswal 表示：“我們的掩膜在黑暗區域更暗，在清晰區域更亮，并且整體背景照明和泄漏更少，”
Astrileux 還描述了一種 2D 掩膜，其中吸收器結合在坯料中，這家初創公司還談到了無流子掩膜。所有這些都在研發中。
就目前而言，芯片制造商將繼續將現有的 EUV 掩模/空白結構用于現有的 0.33 NA EUV 工具，然后在某個時候芯片制造商可能會為 0.33 EUV 插入 EUV PSM，當高數值孔徑 EUV 準備就緒時，芯片制造商可能會使用 PSM。High k 和其他掩膜類型也是可能的，
Hoya Group 的 Hoya LSI 總裁 Geoff Akiki 說：“隨著您的發展，有幾種方法，無論是相移、低 n 還是高 k。” “這里真正的訣竅將是集成并使其在制造中發揮作用，將其作為產品推出，例如，你有像平坦度這樣的事情，我們花了很多時間擔心，你有缺陷，我們都在談論。從某種意義上說，所有這些東西的選擇就像試圖調整一個制程窗口。這是讓您最終獲得可用的東西的原因，而不是在理想條件下。”
新的掩膜設備
同時，掩膜坯一旦制成，就會被運往光掩膜供應商。在掩模供應商處，對blank進行圖案化、蝕刻、修復和檢查。最后，將薄膜安裝在掩膜上。
首先，光掩模制造商使用稱為電子束掩模寫入器的系統根據給定的 IC 設計在掩模上寫入圖案。多年來，掩模制造商依賴基于可變形狀光束 (VSB) 技術的單光束電子束工具。在操作中，將掩模插入系統中，電子以射擊的形式撞擊掩模，
基于 VSB 的掩模編寫器適用于傳統的光學掩模。但是 EUV 掩模具有更小更復雜的特征，并且 VSB 太慢而無法對其進行圖案化，
對于 EUV 和一些復雜的光學掩模，掩模制造商使用多光束掩模寫入器，IMS Nanofabrication 的多光束掩模寫入工具利用 262,000 條微小光束，從而加快了過程。寫入時間是恒定的，需要 12 個小時左右來對所有掩碼進行圖案化，
IMS 正在推出其第二代工具，其中包含一個新的研發版本。“對于高數值孔徑 EUV 掩模制造，新的 MBMW-301 工具將配備更多光束，”IMS 高級顧問 Hans Loeschner 說，
NuFlare 還在開發多光束掩模寫入器。這些系統旨在對下一代 EUV 和曲線掩模進行圖案化。該行業還在使用反向光刻技術(ILT)在高級光掩模上開發曲線形狀，所謂的 ILT 掩膜對于 EUV，尤其是高 NA 將變得很重要，
“ILT 掩模是一種增強工藝窗口的方法，以提高晶圓生產工藝對制造變化的彈性，”D2S 的 Fujimura 說，
在圖案化步驟之后，掩模結構被蝕刻和清潔，形成光掩模。在生產過程中，缺陷可能會出現在光掩模上。
這可能有問題。因為在光刻過程中，來自掃描儀的光穿過光掩模，將所需的圖像投影到硅片上，如果掩模有缺陷，不規則可能會印在晶圓上，這會影響裸片的良率，甚至會毀掉一個芯片，
所以在掩模制作過程中，必須檢查光掩模是否存在缺陷。對于傳統的光學掩模，光掩模制造商使用光學掩模檢測系統，Applied Materials、KLA、Lasertec 和 NuFlare 銷售這些系統。
光學檢測工具還可以檢測 EUV 掩模，光學的問題是分辨率，他們可能會在 20 納米到 16 納米的半間距分辨率下失去動力，
作為回應，Lasertec 最近推出了一種使用 13.5 納米光源的光化圖案掩模檢測 (APMI) 系統。較小的波長使系統能夠定位 EUV 掩模的亞 20 納米缺陷。
Lasertec 還在開發用于高數值孔徑 EUV 掩模的 APMI 系統。“新的光學器件、探測器和系統設計已經完成，”Lasertec 的 Sunako 說，該工具計劃于 2023/2024 年推出。
除了光學和 APMI，客戶還有另一種 EUV 掩模檢測選項，那就是KLA 和 NuFlare 正在開發多光束電子束掩模檢測工具。
NuFlare 正在開發一種具有 100 個光束的多光束檢測系統，計劃于 2023 年推出，“靈敏度為 15 納米。檢查時間為每個掩膜檢查周期 6 小時，”NuFlare 的杉森忠行說，
總而言之，對于當前和未來的 EUV 掩模，光掩模制造商將使用所有檢測類型——光化、電子束和光學。
和檢查一樣，掩膜修復也很關鍵，如果掩模有缺陷，光掩模制造商可以使用掩模修復系統修復它們，掩模修復工具有兩種類型，電子束和納米加工，兩者是互補的。
對于高級節點，蔡司推出了一種使用電子束技術的新掩模修復工具。該系統可修復掩膜和 10 納米及更小尺寸擠壓件上半間距低至 60 納米的缺陷，
同時，布魯克提供使用納米加工技術的掩模修復工具。這些系統包含一個微小的尖端來修復掩模缺陷。
所有掩模修復工具都必須跟上先進節點的縮小特征和缺陷尺寸。他們還必須處理各種材料。“這些工藝的材料獨立性對于去除掉落和其他殘留的軟缺陷污染至關重要，因為材料特性通常是未知的，”布魯克技術總監杰夫·勒克萊爾 (Jeff LeClaire) 說。
需要新光刻膠
光刻膠對于光刻也很重要，芯片制造商需要具有良好分辨率 [R]、低線寬粗糙度 [L] 和靈敏度 [S] 的光刻膠，
該行業已經開發出用于光刻的光刻膠。但對于 EUV 來說，情況就不同了，這主要歸咎于同時獲得所有這三個參數是很困難的，因為它們是相互關聯的，而且一個參數的改進通常至少會降低其他參數中的一個——通常被稱為 RLS 權衡關系，
正在生產的 EUV 光刻膠基于兩種技術——化學放大抗蝕劑 (CAR) 和金屬氧化物。用于光學和 EUV 的 CAR 涉及一個復雜的過程，當光子撞擊掃描儀中的光刻膠時，會引起連鎖反應，
“反應級聯的一部分涉及初始光子的化學放大，其中光子首先轉化為幾個電子，每個入射光子最終會產生幾個光酸分子，CAR的優勢在于可以通過增加每個光子產生的光酸分子的數量來提高光刻膠的靈敏度。然而，這些額外的酸將越來越遠離原始光子的位置，導致圖像模糊，從而降低分辨率并增加線邊緣粗糙度，
金屬氧化物光刻膠不太成熟，但它們具有一些優勢。例如，Inpria 的金屬氧化物光刻膠基于氧化錫結構，可以更有效地捕獲 EUV 光子，
今天，業界正在尋找一種滿足高數值孔徑 EUV 的 RLS 要求的光刻膠，這仍然是一項正在進行的工作。Paul Scherrer 研究所 (PSI) 和 ASML 的研究人員正在使用干擾 EUV 光刻系統篩選高 NA 的各種抗蝕劑。研究人員用各種抗蝕劑圖案化線條和空間，希望獲得 8nm 半間距分辨率，
PSI 最近展示了來自未公開供應商的 CAR 和非 CAR 抗蝕劑的結果。使用大約 60mJ/cm² 的 CAR 劑量，PSI 的 R&D EUV 系統在 13nm 半間距處形成清晰的線條和空間圖案，但在 12nm 處遇到輕微橋接，在 11nm 處出現圖案塌陷，PSI 的研究員 Timothée Allenet 在一次演講中說：“我們已經將化學放大抗蝕劑的最終分辨率從 12 納米提高到 11 納米，只需優化底層，”
同時，根據 PSI 的說法，在 30mJ/cm² 劑量下，分子光刻膠在 13nm 處表現出良好的圖像，但由于在 12nm 處圖案坍塌，它們遇到了故障，
然后，使用不同的劑量，金屬氧化物光刻膠在低至 12nm 處表現出良好的效果。“在 11nm 半節距處，我們有輕微的橋接，然后在 10nm 處出現分辨率瓶頸，”Allenet 說，
從好的方面來說，今天 0.33 NA EUV 的阻力并沒有停滯不前，并且正在改善。例如，TEL 描述了 CAR 和金屬氧化物抗蝕劑的新工藝，
“總而言之，涂布機/顯影劑工藝與優化的底層薄膜一起顯示出 CAR 圖案坍塌裕度的改善。優化的底層改善了金屬氧化物抗蝕劑的缺陷密度、產量和粗糙度，”TEL 的 Kanzo Kato 說，
結論
其他 EUV 技術也在開發中，例如薄膜。薄膜用于覆蓋掩膜，防止顆粒落在面罩上，
ASML 開發了新的 EUV 薄膜。與此同時，Imec 的碳納米管薄膜在 ASML 的 EUV 掃描儀上顯示出 97.7% 的透射率。單壁和多壁薄膜都是有前途的。
“兩種類型的表現都很好，在 CD 均勻性、LWR 和耀斑方面，與無防護膜參考相比，成像差異很小。根據測得的這些薄膜的 EUV 吸收范圍從 95.3% 到 97.7%，預計劑量會略有增加，”Imec 技術人員的主要成員 Emily Gallagher 說。
毫無疑問，很多人正在為高數值孔徑 EUV 開發其他技術，不管所有部分是否到位，芯片制造商都表示，2023 年及以后的芯片生產需要高數值孔徑 EUV，
盡管如此，研發成本才剛剛開始堆積。沒有多少人買得起這些系統，此外，還有待觀察的是，High NA 光刻機何時真正投入生產，
