芯片制造離不開光刻機，且制程越先進，其重要性越凸出，占芯片制造總成本比例也越高，總體來看，光刻機的成本占總設備成本的30%。
當制程發展到7nm后，必須要用到EUV(極紫外線)光刻機，這種光刻機只有ASML能夠生產，且產能有限，廠商們要買到，并不容易，且ASML要優先供應臺積電、三星、英特爾這三家股東，
難以逾越的EUV
EUV是一種曝光設備，它可以根據發出的光的種類減少工序數量并節省時間和金錢，
現有的半導體材料氟化氬具有193nm的光波長，波長越短，可以雕刻出更精細的電路。使用氟化氬，以某種方式可以實現7nm的制程工藝，但在這之下就很難了，由于臺積電、三星等主要代工企業已達到5nm及以下的工藝，氟化氬曝光設備面臨限制，
EUV設備克服了這一限制。EUV的波長為13.5nm，可以實現5nm以下的工藝，
因此，全球生產先進制程（10nm以下）的芯片代工企業都在努力引進 EUV 設備，這使得EUV供給非常緊張。如果有需求，可以通過增加供應來平衡。
然而，EUV設備開發難度很大，一年只能生產十幾臺，ASML今年要生產的EUV設備數量約為40臺，這40臺被臺積電、三星電子和英特爾瓜分，
2019年，EUV占ASML銷售額的31%，但到2020年，就占到了43%，成為最“賺錢”的產品線。一臺EUV設備的高度可以達到4到5米，重量接近180噸。這樣的高科技設備，其中的零部件數量也是巨大的，大約有10萬個。
EUV設備曝光是在真空室中完成的。還需要以0.005℃為單位精細控制溫度的技術，由于光學系統對污染物非常敏感，因此還必須實時進行內部監控。
由于這些特點，生產EUV設備并不容易，EUV 設備的性能取決于鏡頭和反射鏡的分辨率。分辨率通常與鏡頭像差 (NA) 成正比。出于這個原因，努力增加 NA 是絕對必要的。當NA值高時，分辨率提高，光線變得更清晰，可以實現更精細的半導體電路。
正是出于這個原因，ASML 收購了全球光學公司蔡司的股份，目前，EUV設備NA值為0.33。ASML 計劃通過研發將下一代 EUV 設備的 NA 提高到 0.55，這稱為高NA，
高 NA 可最大限度地減少光失真并允許更精細的電路實現。ASML 計劃在 2023 年推出基于高數值孔徑的 EUV 設備原型，下一代EUV設備的開發有望進一步鞏固其在微納制程半導體曝光設備市場的壟斷地位。
隨著半導體制造商將基礎設施轉向EUV設備，需求猛增，但供應卻跟不上。即使有生產目標，不能按時交貨也是很常見的。即便是現在，如果要采購ASML EUV設備，也要等上一年多，
通常，一臺EUV 設備的價格在1億至2億美元之間。雖然非常貴，但半導體廠商即使付出更多，也想盡快拿到EUV設備，
NIL比拼EUV
由于EUV設備太過昂貴，且生產難度很高，近些年，業界一直在尋找其它辦法，不用EUV光刻機，能不能生產7nm及以下的芯片？
事實上，也有廠商是這么想并打算這么干的，因為通過DUV光刻機進行多重曝光，理論上也能達到7nm，但這種辦法非常復雜，對技術要求非常高，同時良率低，晶圓的損耗比較大，所以如果能夠買到EUV光刻機，就不可能用這種辦法，這種辦法生產出來的芯片，完全沒有市場競爭力。
納米壓印光刻 (NIL)、定向自組裝 (DSA) 和等離子激光等技術被認為是EUV的替代品。
NIL 是一種將納米圖案印章轉移到晶圓上的方法，就像它被涂漆一樣。它被提出作為一種繪制 32nm 以下電路的方法，它比 EUV 更經濟，因為它不使用鏡頭，
佳能等廠商在 EUV 研發如火如荼的時候就開始開發 NIL。DSA是一種通過將具有不同特性的聚合物合成為單個分子，將其涂覆在晶圓上并加熱來獲得精細圖案的技術。由于不使用掩模，可以減少工藝數量，從而可以降低成本。
然而，就所使用的技術而言，它不如 NIL。此外，無掩模等離子激光納米技術被認為是一種替代方案，因為它具有自由改變電路圖案的能力，然而，它仍達不到 EUV的效果，
總體來看，NIL是一個不錯的發展方向，NIL技術比光刻的起步晚，最早追述到上個世紀末，由華裔科學家周郁（Stephen Chou）教授在1995年首次提出納米壓印概念。該技術將微電子加工工藝融合于印刷技術中，解決了光學曝光技術中光衍射現象造成的分辨率極限問題，因此理論上具備比光刻更高的分辨率，可生產出電路線寬更窄的器件。
除此之外，高效率、低成本、適合工業化生產等優勢，也使得NIL一直受到業界的重視，被稱為是微納加工領域中第三代最有前景的光刻技術之一。NIL 基于機械復制，不受光學衍射的限制，它可以潛在地實現低于 5nm 的分辨率，并且以非常低的成本實現非常好的關鍵缺陷 (CD) 控制。
由于其優異的性能，NIL 可以滿足廣泛的半導體應用。它可以大幅度降低光刻成本，可與EUV一戰。
圖：EUV與NIL的對比
據Yole統計，NIL設備復合年增長率將超過 20%，到 2024 年生產的年收入將達到約 1.45 億美元，
目前，NIL主要用于增強現實、3D傳感和數據通信/電信中需要嚴格和復雜模式的光學光子元件，同時，NIL工藝也引起了存儲器廠商的興趣，特別是20nm以下先進制程，目前的光刻方案成本太高，
因此，對于下一代 3D NAND 存儲器，NIL是非常有競爭力的成本效益選擇，
NIL 供應商在每個特征尺寸范圍內都有一個明顯的領導者，在納米范圍內，EVG 占主導地位，尤其是在衍射光學元件 (DOE) 中，SUSS MicroTec 在微尺度范圍內占據了強大的市場份額。
下面看一下NIL的技術細節，
一般情況下，NIL使用電子束刻蝕等手段，在襯底上加工出所需要的結構作為模板。由于電子的衍射極限遠小于光子，因此可以達到遠高于光刻的分辨率。
NIL制造設備利用圖案化技術，涉及現場/逐場/單次沉積和通過噴射技術沉積到基板上的低粘度抗蝕劑的曝光。帶圖案的掩模下降到流體中，然后通過毛細作用迅速流入掩模中的浮雕圖案，在此填充步驟之后，抗蝕劑在紫外線輻射下交聯，然后去除掩模，在基板上留下圖案化抗蝕劑，
與EUV光刻設備產生的圖案相比，NIL以更高的分辨率和更高的均勻性忠實地再現圖案。此外，由于這項技術不需要先進光刻設備所需的一系列寬直徑鏡頭和昂貴的光源，NIL 設備實現了更簡單、更緊湊的設計，允許將多個單元聚集在一起，以提高生產力。
研究已經證明 NIL 分辨率優于 10nm，使該技術適用于使用單個掩模列印幾代關鍵內存級別。
此外，僅在必要時才使用抗蝕劑，從而消除材料浪費，鑒于壓印系統中沒有復雜的光學器件，當與簡單的單級處理和零浪費相結合時，工具成本的降低使其成本模型非常適用于半導體存儲器應用。DRAM 和相變存儲器等高級存儲器具有挑戰性，因為這些設備的路線圖要求持續縮放，達到14nm，甚至更先進制程，
縮放也會影響覆蓋預算，例如，對于 DRAM，某些關鍵層上的疊加比 NAND 閃存緊密得多，誤差預算為最小半間距的 15-20%，
對于 14nm，這意味著 2.1nm – 2.8nm，DRAM 器件設計也具有挑戰性，并且布局并不總是有利于間距劃分方法，例如自對準雙圖案化 (SADP) 和自對準四重圖案化 (SAQP)，這使得直接印刷工藝NIL成為一種很有競爭力的解決方案，
NIL的進展
日本存儲器大廠鎧俠（Kioxia）與佳能，以及光罩/半導體廠商大日本印刷株式會社（DNP），經過了4年的研發，于近期研發出了NIL的量產技術。
目前，鎧俠已將其應用到了15nm的NAND閃存制造上，并表示到2025年應該可以應用到5nm的芯片制造上，
鎧俠表示，NIL 技術與EUV光刻技術相比，可以大幅度的減少能耗，轉化效率高，耗電量可壓低至EUV 技術的10%，同時，NIL設備也很便宜，投資可降低至EUV光刻機的40%。
有專業人士指出，NIL技術也許能夠推進芯片制程至5nm，但可能更適應于NAND這種3D堆疊的閃存芯片，不一定適用于所有芯片。合作廠商之一的佳能，則表示要努力將NIL 量產技術廣泛應用于制造DRAM 及PC 用的CPU 等邏輯芯片的設備上。
