在本周舉辦的IEDM 2020上，IMEC展示了一種新穎的動態隨機存取存儲器（DRAM）單元架構，該架構實現了兩種銦鎵鋅氧化物薄膜晶體管（IGZO-TFT），并且沒有存儲電容器，
對于不同的單元尺寸，這種2T0C（2晶體管0電容器）配置的DRAM單元顯示的保留時間超過400s–顯著降低了存儲器的刷新率和功耗，
在BEOL中處理IGZO-TFT的能力減少了CELL的占地面積，并為堆疊單個CELL提供了可能性，這些突破性成果為低功耗和高密度單片3D-DRAM存儲器鋪平了道路。
（a）2T0C DRAM單元的示意圖，其中存儲元件是讀取晶體管的氧化物電容Cox；（b）2T0C DRAM陣列在單個平面上的示意性俯視圖示例，
A-A’截面方向表示，可以通過（c）堆疊2T0C單元的幾層來增加陣列密度。將傳統的1T1C（一個晶體管一個電容器）的DRAM擴展到超過32Gb的裸片密度面臨著兩個主要挑戰，
首先，基于Si的陣列晶體管縮放的困難使得在減小單元尺寸的同時保持所需的關斷電流和world line resistance 具有挑戰性，
其次，3D集成和可擴展性（通向高密度DRAM的終極途徑）受到對存儲電容器需求的限制，Imec提出了一種新穎的DRAM體系結構，可以應對這兩個挑戰，從而提供了一條通往低功耗高密度3D-DRAM存儲器的擴展路徑，
新架構實現了兩個IGZO-TFT，它們以極低的關斷電流而聞名，并且沒有存儲電容器。在這種2T0C配置中，讀取晶體管的寄生電容用作存儲元件。
由于3×10 -19 A / ?m的極低（抽出）關斷電流，所得DRAM單元的保留時間> 400s，這些突破的結果是在300mm晶圓上加工的優化規模IGZO晶體管（柵極長度為45nm）上獲得的，
優化旨在抑制氧和氫缺陷對電流和閾值電壓的影響-這是開發IGZO-TFT的主要挑戰之一，
imec計劃總監Gouri Sankar Kar表示，除了保留時間長之外，基于IGZO-TFT的DRAM單元還具有超越當前DRAM技術的第二個主要優勢，
與Si不同，IGZO-TFT晶體管可以在相對較低的溫度下制造，因此，與BEOL處理兼容，這使我們能夠將DRAM存儲器單元的外圍移動到存儲器陣列下方，從而顯著減少了存儲器裸片的占位面積；
此外，BEOL處理還開辟了通往堆疊單個DRAM單元的途徑，從而使3D DRAM體系結構成為可能，
IMEC的突破性解決方案將有助于拆除所謂的內存墻，使DRAM內存在要求苛刻的應用（例如云計算和人工智能）中繼續發揮關鍵作用，
