幾家供應商正在推出下一代檢測系統和軟體，以定位極紫外（EUV）光刻機工藝引起的芯片缺陷問題，
每種缺陷檢測技術都涉及到各種權衡，但由于EUV引起的隨機缺陷最終會影響芯片的性能，在晶圓廠里使用一項或多項檢測技術是非常必要的。
EUV光刻用于晶圓廠的芯片生產，它使用一個巨大的掃描儀在高級節點上對芯片的微小特征進行圖案化，在操作中，EUV的掃描儀產生光子，最終與晶圓上的光敏材料光刻膠相互作用，以形成精確的特征化圖案，
不過，并不是每次都可以實現精確圖案化，在EUV中，光子撞擊光刻膠發生反應且這一動作重復多次，這些過程充滿不可預測性和隨機性，可能會產生新的反應，也就是說EUV光刻工藝容易出現所謂的隨機性，是具有隨機變量的事件，這些變化被統稱為隨機效應，隨機效應有時會導致芯片中出現不必要的接觸缺陷或有粗糙度的圖案，兩者都會影響芯片的性能，甚至導致設備出現故障。
在過去的幾年中，這些問題在傳統的光刻技術中基本被忽略了，但對于EUV而言，隨機效應成為主要問題之一，越高級的節點，隨機效應越嚴重。盡管該行業已經找到了通過改進光刻膠和工藝來緩解問題的方法，但隨機效應引發的缺陷依然會突然出現，給代工供應商及客戶帶來麻煩。
“這意味著隨機性作為一個重要問題永遠不會消失，”Fractilia 的 CTO Chris Mack 說。“有時在10納米或7納米節點附近，隨機效應成為圖案變化的主要來源。這主要是因為所有其他變化來源都在變小。隨機效應卻沒有——或者至少它沒改進得那么多或那么快。在總變化中，隨機效應變化所占比例越來越大，”
因此，了解這些影響勢在必行，并且在晶圓廠中定位芯片中隨機效應引起的缺陷也同樣重要，幸運的是，最近有幾家公司開發了各種工具，可以在當今EUV工藝中定位甚至預測芯片中的這些缺陷。展望未來，面對5nm以及更先進的節點，一些廠商正在推出新方法或改進方法查找或預測這些缺陷，包括：
設備供應商正在突破光學檢測的極限，以檢測隨機效應引起的缺陷；
一類新的電子束檢測工具正在為此應用發展；
新的軟體工具正在開發中，使用戶能夠對缺陷進行分類、建模和預測；
電氣測試也在進行中。
令人困擾的隨機效應
一顆芯片的誕生需要經過多重工藝步驟，光刻一直是最為復雜的工藝之一。多年來，芯片制造商使用基于193nm波長光刻系統在芯片上進行特征圖案化，但當工藝節點達到5nm時，使用多重圖案化變得十分困難。
EUV簡化了傳統光刻流程，使芯片制造商能夠掃描7nm及以下的特征圖形，“當您使用EUV時，光罩的次數就會減少，這是因為EUV將行業帶回了單一模式，193nm的圖案浸沒需要更多的高級節點掩膜，” D2S的首席執行官藤村明（Aki Fujimura）說：“有了EUV，掩膜次數減少了，但每層EUV光罩成本更貴。”
圖一：典型的光刻處理步驟順序。來源：Fractilia
2018年，三星和臺積電就在7nm節點使用了EUV光刻，現在這兩家公司都在5nm處使用EUV光刻，其他公司也正在開發用于芯片生產的EUV光刻機，
芯片制造商正在使用ASML的EUV光刻機進行芯片生產，該系統采用13.5nm波長0.33數值孔徑透鏡，分辨率為13nm，每小時可處理135至145個晶圓，ASML計劃在2021年出貨40套EUV系統，并在2022年再出貨55套，
與此同時，在先進節點上，芯片制造商面臨一些挑戰，先進邏輯工藝在晶圓廠中可能有600到1000道甚至更多步驟，每一步都可能出現問題，導致芯片出現缺陷，因此，芯片制造商在晶圓廠中需要檢測和計量設備，檢測系統發現晶圓上的缺陷，計量工具測量結構，
這是一個復雜的過程，例如，原子力顯微鏡（AFM）是晶圓廠中使用的一種計量工具類型，“使用AFM，我們可以在整個晶圓的不同芯片和裸片上檢測大約50微米的區域，關鍵應用之一是查看頂線粗糙度——能夠將這些印制圖案中的斷線和缺陷與之后的缺陷相關聯，”Bruker高級應用工程師Sean Hand說道，
缺陷可能會出現在其他地方，在操作中，EUV掃描儀應該在芯片中創建各種圖案，例如微小的接觸孔、線條和通孔，并且具有良好的均勻性。但有時，掃描儀可能無法圖案化所需線條，出現換行符，無法列印每一個接觸孔，出現缺失接觸，其他情況下，該過程還會導致一個或多個孔合并，出現“接吻接觸”（kissing contacts），
換行符、缺失接觸和接吻接觸都被認為是隨機效應引起的缺陷，另一個隨機效應是線邊緣粗糙度（LER），LER被定義為特征邊緣與理想形狀的偏差，不隨特征大小而縮放，因此是有問題的。
TEL的關鍵工藝工程師 Charlotte Cutler在一篇論文中說：“隨著 ArFi 和極紫外光刻中線條關鍵尺寸減小，從這些線條測量的粗糙度的大小可能是圖案線寬的很大一部分。” DuPont 和 Fractilia 也為這項工作做出了貢獻。
許多人將隨機缺陷歸咎于光刻膠，但光刻膠并不是唯一的問題，另外，所有隨機缺陷都是有問題的，“例如，如果我們不能使我們的特性足夠平滑，那么我們的晶體管就會有太多的漏電流，其性能就會很差，” Fractilia的Mack說，
圖2：Fractilia:技術檢測芯片中出現的缺陷，來源：Fractilia
相比193nm光刻機，EUV光刻機隨機缺陷更嚴重
隨機性引起缺陷的根本原因可以追溯到EUV過程本身，該過程從晶圓廠下方的激光單元開始，首先，激光脈沖被發射，然后進入晶圓廠EUV掃描儀，
與此同時，掃描儀中，一個小裝置高速滴落微小的錫滴，激光脈沖中微小的錫滴產生光子，光子在掃描儀內的幾個鏡子上反射，撞擊晶圓上的抗蝕劑，化學放大抗蝕劑（CAR）和金屬氧化物抗蝕劑是兩種常見的EUV抗蝕劑類型，
抗蝕劑有助于在芯片上形成所需的圖案，盡管這是一個復雜的過程，“在光刻中，晶圓片上涂有一種稱為光刻膠的光敏材料，一些地方暴露光刻膠，一些地方不暴露，光透過掩模板，蝕刻掉暴露的區域，而覆蓋的區域仍然受到保護（在正性光刻膠的情況下），最終得到特征圖案，其尺寸和密度由原始光刻膠圖案決定，將器件設計復制到晶圓上的薄膜上，” Lam Research副總裁 Richard Wise在部落格中解釋道，
“當光子擊中抗蝕劑時，會引發連鎖反應，改變材料結構，使其更易溶解，以便在隨后的顯影步驟中被沖走。光子被光刻膠吸收后產生電子，電子產生次級電子，次級電子集中光酸產生劑，產生光酸，但光刻膠經過烘烤后，光酸將通過材料進行擴散。”
更復雜的是，基于能量與波長的基本關系：波長越小，光子能量越大，EUV單光子的能量是193nm波長單光子能量的14倍，因此光源總功率一定下，從光源發射出的光子數量則會減少，完成一次曝光所消耗的光子數目隨之減少，在相同的曝光下，EUV的光子數量要少14倍，
這相當于，假設您有20美元，可以是2000個便士幣，同時也是80個面值為25美分的硬幣，那么一個面值為25美分的硬幣相當于一個便士幣的25倍。
光子也是如此，假設在一個插圖中，便士幣代表193nm的光子，而25美分的硬幣代表EUV光子，便士幣的光子數量更多。
在光刻工藝中，其想法是產生盡可能多的光子，理論上，這可以確保您以較少的變化在芯片上圖案化所需特征。“因此，光子數量越大，作為平均值的一部分變化就越小，”Fractilia 的 Mack 說，“因此，光子數量越少，變化就越大，這就是所謂的光量子散射噪聲。”
基本上，193nm光刻掃描儀以更少的能量產生更多的光子，相比之下，EUV產生的光子更少，這意味著該過程中存在更大的統計變化概率，
在另一個例子中，假設一個芯片有許多微小的立方體區域。“然后，您會看到該立方體中有多少光刻膠光敏部分的分子，以及該立方體中吸收了多少光子，”麥克說。
理想情況下，光子將均勻地分散和被吸收在每個立方體區域中，但實際情況并非如此，假設48個EUV光子可能會被一個立方體吸收，在下一個立方體中，可能會變成36個光子被吸收，這是一個隨機變化。
更加復雜的是，每個節點的特征尺寸都較小，因此，您有一個更小的立方體區域，且光子的數量更少，這意味著更高的隨機概率。
那么這一切在晶圓廠中是如何進行的呢？前文所述，芯片制造商使用單一圖案化方法在 7nm 處插入 EUV。在單次圖案化中，您將特征圖案放在一個掩模上，然后使用單次光刻曝光將它們列印在晶圓上。最初，芯片制造商希望使用劑量為 20 mJ/cm? 的EUV 抗蝕劑，
“劑量是光刻膠在光刻曝光系統曝光時所承受的能量（每單位面積），”麥克解釋說，
在較低劑量 (20mJ/cm?) 下，芯片制造商可以以高吞吐量列印精細特征，但是較低的劑量也意味著更少的光子，以及更高的隨機概率。
因此，芯片制造商在 7nm 處使用更高的劑量，大約為 40mJ/cm?及以上，但也有一些權衡。更高的劑量會轉化為更多的光子，但掃描儀的吞吐量會受到影響，
同時，在 7nm 處，EUV 單次圖案化用于列印間距從38nm到36nm特征圖案，但是單圖案EUV在 32nm 到 30nm 間距達到了它的極限。
超過 30nm 間距，則需要 EUV 雙圖案化，這屬于5nm和3nm節點。雙圖案 EUV需要將芯片圖案分成兩個掩模，然后將每一層列印為單獨的層，
EUV 雙重圖案化更昂貴，因為該過程中有更多步驟。另一方面，您可以使用更高的劑量列印更大的特征，從而減少隨機效應。
“隨機性仍然是一個問題，但 EUV 雙重模式緩解了其中的一些擔憂，”Lam的Wise說，“EUV 雙圖案化雖然成本更高，但其優勢在于使 EUV 能夠以更易于管理的間距運行。例如，如果您想列印 30nm 間距線，則可以使用直接列印來完成。但是隨機性是一個重大挑戰，因為隨機性中最重要的因素是CD或正在列印的特征的大小。通過列印更大的尺寸，您基本上可以在給定的特征中捕獲更多的光子，并且隨機性得到改善，因此，您的權衡是在 EUV 雙重圖案的成本與隨機性改進之間進行權衡，”
預測和定位EUV缺陷的N種方法
如今，芯片制造商正在研發5nm光刻機，也可以用在3nm以及更高級節點的芯片制造。“原則上，間距越小，隨機性越大，解決這些問題的挑戰性也越大，”Imec高級光刻項目主管Kurt Ronse說，
另一方面，業界已經改進了EUV抗蝕劑和工藝，“從7nm到5nm到3nm的時間范圍內，我們建立更好的理解和材料可用性，意味著5nm和3nm的缺陷正在下降，從而同提高量產水平，”Ronse說。
盡管如此，定位和預測芯片中隨機效應引起的缺陷仍然是必不可少的，在晶圓廠中，有許多方法可以定位這些缺陷，包括光學檢測、電子束技術和電氣測試，還有各種軟體工具。
多年來，芯片制造商一直依靠兩種設備——電子束和光學檢測系統——來發現芯片中的缺陷。光學檢測系統是晶圓廠的助力工具，在操作中，晶圓片被插入監測系統中，光源產生照亮晶圓片的強光，收集光并數字化圖像。該系統拍攝裸片時，將其與沒有缺陷的芯片進行比較。
光學檢測系統不僅用于發現常見的物理缺陷，還用于定位EUV隨機引起的缺陷，與其他技術相比有幾個優點，
“隨著生產實施和抗蝕能力的提高，隨機引起的缺陷率得到顯著改善，但它仍然存在。”KLA過程控制解決方案主管Andrew Cross說：“隨機效應引起的缺陷，無論圖案類型如何都可能發生，我們看到傳統的CD和較新的熱點電子束計量都無法在如此低的缺陷密度范圍內單獨標記這些缺陷，這推動了對大面積和高覆蓋率檢測的需求，并具有捕捉關鍵圖案缺陷的敏感性——光學檢測系統支持的要求，特別是寬頻等離子光學檢測。”
隨機效應的本質是隨機，往往以最高頻率影響弱模式，“因此，需要有效的進程窗口發現是至關重要的，”Cross說：“進程窗口通常能夠識別在焦點和劑量方面最薄弱的結構，由于一個特定結構通常在一個設計中重復數千或數萬次，因此預測哪個可能由于設計本身、掩膜或其他工藝交互而失敗，跨芯片或跨晶圓，同樣需要高覆蓋率的光學檢測技術。
隨機性通常發生在系統學單獨定義的過程窗口內，電子束或光學監測都可以提供有效的解決方案，具體取決于隨機性的水平及其對特定設計的影響。在這個發現過程中，我們可以嘗試區分隨機性和純系統缺陷。系統性通常影響設計結構中的同一點，例如，特定的角點或線端，隨機變量影響最普遍的弱結構，但它們不會影響設計結構鐘的同一點，準確的基于設計的分塊有助于區分隨機性和系統性。”
除了隨機性的檢查和經驗發現之外，模擬還可以成為預測隨機性的關鍵推動因素，“至于通過模擬預測隨機性，有效且準確的模型是最大的挑戰，基于模型的全芯片隨機缺陷率預測可能是一種有效的策略，這取決于準確性和速度，這里的挑戰是保持基于物理模型的準確性，并具有足夠的吞吐量來覆蓋設備，”Cross 說。
光學檢測也有一些優勢。“光學檢測的優勢在于它可以在短時間內掃描完整的晶圓。通過這種方式，可以測量每平方厘米的缺陷數，因此芯片制造商可以估算其芯片的良率，”Imec的Ronse說。“光學檢測的分辨率可能不足以捕捉最小的缺陷，尋找換行符是一項挑戰。”
同時，還有其他方法可以發現芯片中隨機效應引起的缺陷，即使用電子束技術的工具，例如 CD-SEM 和大規模CD計量，
一些供應商已經開發了大量的CD計量工具。基本上，該工具是具有計量功能的增強型電子束檢測系統，它們使用戶能夠在更大的視野中發現缺陷。
在電子束檢測中，晶圓片被裝入系統，該系統發出電子束，與被掃描材料中的電子相互作用，這會發送回映射的信號，電子束檢測具有比光學更好的分辨率，但速度較慢，
晶圓廠設備供應商 Tasmit 是最新一家開發大規模CD計量系統的公司。Tasmit的新工具通過三個步驟識別EUV工藝中的缺陷，
首先，將工具設置為SEM模式；然后，它執行檢查和計量功能以從晶圓片收集缺陷和CD數據；最后，進行大規模檢查和場內CD計量步驟。
使用16μm檢查模式，可實現2.6 hr/mm? 的吞吐量。“我們已經在 32 納米線或間距圖案上顯示了平均CD和斷裂類型缺陷率之間的高度線性相關性，此外，預計缺陷率低至0.89個缺陷/ mm?，”來自Tasmit的 Seulki Kang 在一篇論文中說，Imec 為這項工作做出了貢獻，
還有其他方法。在最近的一篇論文中，ASML描述了一種新的物理隨機邊緣放置誤差(SEPE) 模型的開發，這與其電子束檢測工具一起用于定位缺陷。
SEPE模型包含多個影響輪廓不確定性的因素，包括光信號分布、光子和光酸化學動力學、抗蝕劑分布和工藝窗口，
使用這個模型，光刻模擬在整個芯片設計中運行。然后，生成隨機變化模型。“根據模擬的 SEPE，計算每個關鍵切割線位置的失效概率。每個模式組的失敗概率定義為總體和缺陷概率的乘積。模式失效概率用于通過對缺陷嚴重性進行排序來識別頂級熱點，”來自 ASML 的 ChangAn Wang 在最近的一篇論文中說，“然后，頂部熱點的位置用于指導檢測工具查找晶圓上的缺陷并驗證故障概率預測，”
與此同時，多年來，臨界尺寸掃描電子顯微鏡 (CD-SEM) 一直是晶圓廠的主要計量工具。CD-SEM 還用于測量芯片中的 LER。
CD-SEM 的工作方式類似于電子束工具，可以有許多應用，但是對于 LER 測量，CD-SEM 有時容易在結果上出現錯誤偏差，
最近，Fractilia 推出了一種軟體工具來克服這些測量 LER 的問題，該工具稱為 MetroLER，可與來自不同供應商的 CD-SEM 協同工作。
Fractilia 的技術分離了由偏差引起的 CD-SEM 錯誤，然后，它使用稱為功率譜密度 (PSD) 的技術預測粗糙度的影響。“PSD 是一種數學技術，用于統計表征粗糙邊緣，”Fractilia 的 Mack 解釋說，
Fractilia現在正在解決另一個圖案化挑戰——接觸孔。在最近的一篇論文中，Fractilia和 Imec描述了使用 MetroLER 分析接觸孔的自動化方法的開發。
在一項研究中，研究人員分析了間距從 46nm到 56nm的孔，“使用MetroLER實現了自動化分解步驟的目標，從而減少了花費的時間和出錯的可能性，”Imec的研究員Joren Severi 說，
同時，還有另一種尋找隨機缺陷的解決方案——電氣測試，為此，您可以在結構上圖案化接觸，然后對結構進行電氣測試。
“這些是常規的在線電氣測試，如果某些線路斷線或橋接，測得的電阻會表明存在故障，可以大面積覆蓋，測量速度非常快，”Imec的Ronse說，
結論
EUV很重要，它使行業能夠在下一個節點對設備進行模式化，但是，有時EUV會出現缺陷和故障，因此，從一開始就采取預防措施很重要。
